Pat

J-GLOBAL ID：200903047723552534

半導体装置の製造方法

Inventor： 奥田 和幸 ,  境 正憲
Applicant, Patent owner： 株式会社日立国際電気
Agent (1)： 油井 透 (外2名)
Gazette classification：公開公報
Application number (International application number)：2002014003
Publication number (International publication number)：2003218106
Application date： Jan. 23, 2002
Publication date： Jul. 31, 2003
Summary：

【要約】【課題】 基板上の下地膜に密着性が良好で界面の欠陥が少ない膜を形成する。【解決手段】 SiH2Cl2とNH3とを用いてSi3N4膜を形成する際、第1ステップではSiH2Cl2とプラズマ等で励起したNH3とを交互に流し、ALD法により下地膜上に薄いSi3N4膜の成膜を行なう。その後、第2ステップでは、SiH2Cl2とNH3とを同時に流し、CVD法により第1ステップで形成した膜上に、第1ステップで形成した膜よりも厚いSi3N4膜の成膜を行なう。第1ステップでは例えば350〜600°C、第2ステップは例えば600〜800°Cで行なう。

Claim (excerpt)：

複数種類のガスを用いて基板上に成膜を行なう際、前記成膜に寄与する前記複数種類のガスのうち、一部種類のガスを流した後、他の種類のガスを交互に流し、これを繰り返すことにより前記基板上に膜を形成する第1のステップと、第1ステップで形成した前記膜上に、前記成膜に寄与する前記複数種類のガスを同時に流すことにより膜を形成する第2のステップとを有することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/316 ,  H01L 21/8242 ,  H01L 27/108

FI (2)：

H01L 21/316 M ,  H01L 27/10 651

F-Term (14)：

5F058BA04 ,  5F058BA10 ,  5F058BD01 ,  5F058BD10 ,  5F058BF02 ,  5F058BF23 ,  5F058BF30 ,  5F058BF54 ,  5F058BF55 ,  5F058BF74 ,  5F058BG02 ,  5F058BJ04 ,  5F083JA19 ,  5F083PR21