Pat

J-GLOBAL ID：200903047738085452

数値制御装置

Inventor： 野田 浩
Applicant, Patent owner： ファナック株式会社
Agent (1)： 寒川 誠一
Gazette classification：公開公報
Application number (International application number)：1995055478
Publication number (International publication number)：1996249041
Application date： Mar. 15, 1995
Publication date： Sep. 27, 1996
Summary：

【要約】【目的】数値制御装置に関するものであり、数値制御装置のメモリの一部を高速メモリに代えて特定の処理の高速化を図るとき、最も効果が高くなるように高速メモリの配置を決定することを可能にする改良である。【構成】中央演算処理装置1と、高速メモリ21と複数ブロックの通常メモリ22とを有するメモリ手段2と、プログラムの中から選択された高速に実行させたい処理が実行されている期間中処理選択信号を生成・出力する処理選択信号生成手段3と、処理選択信号受信中に、入力されたブロックにアクセスした回数をカウントするアクセス頻度測定手段4と、通常メモリ22のすべてのブロックアドレスについてアクセス頻度測定手段4が発するアクセス頻度を記憶し、その中から最もアクセス頻度の高いブロックアドレスを検索し、そのブロックに高速メモリ21を配置する高速メモリ配置決定手段5とを有する数値制御装置である。

Claim (excerpt)：

中央演算処理装置(1)と、高速メモリ(21)と、該高速メモリ(21)の容量以下にブロック分けされた複数ブロックの通常メモリ(22)とを有し、前記中央演算処理装置(1)とバスを介して接続され、プログラムが格納されるメモリ手段(2)と、前記プログラムの中から選択された高速に実行させたい処理が実行されている期間中処理選択信号を生成する処理選択信号生成手段(3)と、ブロック選択信号が入力され、前記処理選択信号生成手段(3)が発する処理選択信号を受信中に前記中央演算処理装置(1)が前記ブロック選択信号が示すブロックアドレスにある前記通常メモリ(22)にアクセスした回数をカウントするアクセス頻度測定手段(4)と、前記通常メモリ(22)のすべてのブロックアドレスをブロック選択信号として順次前記アクセス頻度測定手段(4)に発し、その都度、該アクセス頻度測定手段(4)が発するアクセス頻度を記憶し、すべてのブロックアドレスのアクセス頻度の中から最もアクセス頻度の高いブロックアドレスを検索し、検索が終了するまでは前記中央演算処理装置(1)がアクセスできるメモリは前記通常メモリ(22)の複数ブロックとし、検索終了後は最もアクセス頻度の高いブロックに前記高速メモリ(21)を配置する高速メモリ配置決定手段(5)とを有することを特徴とする数値制御装置。

IPC (3)：

G05B 19/4155 ,  G05B 19/414 ,  G06F 12/06 522

FI (3)：

G05B 19/403 X ,  G06F 12/06 522 D ,  G05B 19/18 N