Pat
J-GLOBAL ID：200903047906278075
回路基板の検査方法及び装置
Inventor：
Applicant, Patent owner：
Agent (1)：
田治米 登 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998007008
Publication number (International publication number)：1999202016
Application date： Jan. 16, 1998
Publication date： Jul. 30, 1999
Summary：
【要約】【課題】 複数の配線パターンからなる回路基板の各配線パターンの導通検査を、配線パターンに高電圧を印加することなく、簡便な装置で安価に行えるようにする。【解決手段】 複数の配線パターンからなる回路基板1Aの各配線パターンL1,L2,L3の導通検査を、被検査配線パターンL2の一方の端子Pと電圧印加手段22との間に直列に抵抗R1を挿入して該電圧印加手段22から被検査配線パターンL2に電圧を印加すると共に、少なくとも該被検査配線パターンL2に隣接する他の配線パターンL1,L3をGND電位に接地し、被検査配線パターンL2の他の端子Qの電圧を検出し、該検出電圧と電圧印加手段22の出力電圧とを対比することにより行う。
Claim (excerpt)：
複数の配線パターンからなる回路基板の各配線パターンの導通を検査する回路基板の検査方法であって、被検査配線パターンの一方の端子と電圧印加手段との間に直列に抵抗を挿入して該電圧印加手段から被検査配線パターンに電圧を印加すると共に、少なくとも該被検査配線パターンに隣接する他の配線パターンをGND電位に接地し、被検査配線パターンの他の端子の電圧を検出することにより被検査配線パターンの導通を検査することを特徴とする回路基板の検査方法。
Patent cited by the Patent：
Return to Previous Page
