Pat

J-GLOBAL ID：200903047953604762

半導体装置の製造方法及び半導体製造装置

Inventor： 鈴木 寿哉 ,  大場 隆之
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1991165714
Publication number (International publication number)：1993013597
Application date： Jul. 05, 1991
Publication date： Jan. 22, 1993
Summary：

【要約】【目的】高融点金属元素又はシリコン元素を含む導電体膜を形成する前後に被処理体等のエッチング処理を行う工程を有する半導体装置の製造方法に関し、被処理体等へのダメージ等の発生を防止することができる半導体装置の製造方法を提供することを目的とする。【構成】電極又は配線層9の表層の、高融点金属元素又はシリコン元素を含む第1の導電体膜14をフッ素系の反応ガスを用いてエッチング処理する工程と、前記第1の導電体膜14上に第2の導電体膜15を形成し、前記第1の導電体膜14と第2の導電体膜15との間のコンタクトを形成する工程とを含み構成する。

Claim (excerpt)：

電極又は配線層の表層の、高融点金属元素又はシリコン元素を含む第1の導電体膜をフッ素系の反応ガスを用いてエッチング処理する工程と、前記第1の導電体膜上に第2の導電体膜を形成し、前記第1の導電体膜と第2の導電体膜との間のコンタクトを形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 21/90 ,  H01L 21/28 ,  H01L 21/285 ,  H01L 21/285 301 ,  H01L 21/302