Pat

J-GLOBAL ID：200903047994111665

論理シミュレーション装置及び回路シミュレーション装置

Inventor： 谷 隆浩
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1992272905
Publication number (International publication number)：1994124318
Application date： Oct. 12, 1992
Publication date： May. 06, 1994
Summary：

【要約】【目的】 信頼性の高い信号伝搬遅延時間に基づくシミュレーションを実行することができる論理シミュレーション装置及び回路シミュレーション装置を得る。【構成】 電圧降下算出部9は、電源情報D4、ドレイン電流Ii及び電圧降下抵抗Riに基づいて電圧降下値Viを算出する。伝搬遅延算出部10は、利得係数βi、配線付随容量Cj及び電圧降下値Viに基づき、各素子が論理信号値を伝搬するのに要する遅延時間Diを算出する。論理シミュレーション実行部12は、遅延時間Diが付与された回路接続データD22に基づき論理シミュレーションを実行する。【効果】 信頼性の高い信号伝搬遅延時間に基づく論理及び回路シミュレーションを実行することができる。

Claim (excerpt)：

論理回路のレイアウトパターンを規定したレイアウトパターンデータを付与するレイアウトパターンデータ付与手段と、前記レイアウトパターンに基づき、前記論理回路を構成する素子間の接続関係を規定した回路接続データ、前記素子の回路定数データ、前記素子を構成する拡散領域の寸法情報と各素子間の配線の寸法情報とを含む配線寸法データ及び外部電源入力端子から前記素子までの電源ラインを分岐点単位で分割した分割電源ライン、その長さ及び幅を含む分割電源ラインデータを抽出するデータ抽出手段と、前記論理回路の製造工程に必要なプロセスパラメータを付与するプロセスパラメータ付与手段と、前記論理回路の動作用の外部電源の電源電圧値及び内部抵抗値を含む電源情報を付与する電源情報付与手段と、前記回路定数データ及び前記プロセスパラメータに基づき、前記論理回路の各素子の利得係数を算出する利得係数算出手段と、前記回路定数データ、前記配線寸法データ及び前記プロセスパラメータに基づき、前記論理回路の各配線に付随する容量値である配線付随容量値を算出する付随容量値算出手段と、前記利得係数及び前記電源情報に基づき、前記論理回路の各素子がターンオンする際に流れる導通電流値を算出する導通電流算出手段と、前記前記分割電源ラインデータ、前記プロセスパラメータ、前記電源情報の前記内部抵抗値に基づき、前記論理回路の各素子毎に電源ラインの配線抵抗値と前記内部抵抗値の和である電圧降下抵抗値を算出する抵抗値算出手段と、前記電源情報の前記電源電圧値、前記導通電流値、前記電圧降下抵抗値に基づき、前記論理回路の各素子がターンオンする際、外部電源から前記素子に至る電源配線路に生じる電圧降下値を算出する電圧降下値算出手段と、前記利得係数、前記配線付随容量及び前記電圧降下値に基づき、前記論理回路の各素子が論理信号を伝搬するのに要する信号伝搬遅延時間を算出する信号伝搬遅延算出手段と、前記回路接続データ及び前記信号伝搬遅延時間に基づき、論理シミュレーションを実行する論理シミュレーション実行手段とを備えた論理シミュレーション装置。

IPC (2)：

G06F 15/60 360 ,  G06F 11/26 310