Pat
J-GLOBAL ID:200903048000304954
整合回路
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
草野 卓
Gazette classification:再公表公報
Application number (International application number):JP2004003407
Publication number (International publication number):WO2004082138
Application date: Mar. 15, 2004
Publication date: Sep. 23, 2004
Summary:
信号経路に主整合ブロック51と、その主整合ブロック51に一端が接続された直列整合ブロック522とが挿入され、直列整合ブロック522の他端側においてその信号経路にスイッチ542と並列整合ブロック532の直列接続の一端が接続されており、スイッチのオン・オフ切り替えにより2つの周波数のいずれかにおいて入出力のインピーダンス整合を行う整合回路。
Claim (excerpt):
信号経路に挿入され、少なくとも第1の周波数帯域で整合が取れた主整合ブロックと、
上記信号経路に挿入されて上記主整合ブロックに一端が接続され、上記主整合ブロックと上記第1の周波数帯域において整合がとれた直列整合ブロックと、
並列整合ブロックとスイッチの直列接続、
とを含み、上記直列接続の一端は上記直列整合ブロックの他端側において上記信号経路に接続され、上記スイッチのオン・オフにより上記第1の周波数帯域と、上記第1の周波数帯域と異なる第2の周波数帯域で選択的に整合を可能にする整合回路。
IPC (2):
FI (2):
Return to Previous Page