Pat

J-GLOBAL ID：200903048016006961

半導体装置

Inventor： 山口 厚司 ,  川上 浩之
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1996139340
Publication number (International publication number)：1997289283
Application date： Jun. 03, 1996
Publication date： Nov. 04, 1997
Summary：

【要約】【課題】絶縁耐圧試験レベルの電圧印加で、金属ベース板にマウントした制御回路基板の絶縁耐圧の劣化,部分放電による回路素子の絶縁破壊を防いで製品の信頼性を高める。【解決手段】放熱用金属ベース板1と組合わせた外囲ケース内にパワー回路ブロック2、およびプリント基板3aに回路素子3bを実装した制御回路ブロック3を組み込んで構成した半導体装置で、前記制御回路ブロックのプリント基板をパワー回路ブロックと並べて金属ベース板上に搭載してなるものにおいて、前記プリント基板の裏面にメタライズ層3cを形成しておき、プリント基板を金属ベース板上にマウントする際に、前記メタライズ層を金属ベース板と電気的に導通させるように半田付け,あるいは導電性接着剤などにより接合し、プリント基板の裏面と金属ベース板とを同電位にして接合部での部分放電発生を抑える。

Claim (excerpt)：

放熱用金属ベース板と組合わせた外囲ケース内にパワー回路ブロック、およびプリント基板に回路部品を実装した制御回路ブロックを組み込んで構成した半導体装置であり、制御回路ブロックのプリント基板をパワー回路ブロックと並べて金属ベース板上にマウントしてなるものにおいて、前記プリント基板の裏面全域にメタライズ層を形成し、プリント基板を金属ベース板上にマウントした状態で前記メタライズ層を金属ベース板との間を導電接合したことを特徴とする半導体装置。

IPC (3)：

H01L 25/10 ,  H01L 25/18 ,  H01L 23/36

FI (2)：

H01L 25/10 Z ,  H01L 23/36 C