Pat

J-GLOBAL ID：200903048024751803

半導体装置及びICカード

Inventor： 細美 英一 ,  有田 亮
Applicant, Patent owner： 株式会社東芝 ,  福岡東芝エレクトロニクス株式会社
Agent (1)： 竹村 壽
Gazette classification：公開公報
Application number (International application number)：1999361000
Publication number (International publication number)：2001177049
Application date： Dec. 20, 1999
Publication date： Jun. 29, 2001
Summary：

【要約】【課題】 異なる機能をもつチップを容易に組み合わせることができ、また同一機能をもったチップを回路構成が反転(ミラー状態)されないで組み立てることができる複数のチップを同一配線基板内に搭載した半導体装置を提供する。【解決手段】 片面に配線層が形成された配線基板1は、配線基板上の配線層3に形成された第1の電極パッド群及び第2の電極パッド群と、第2の電極パッド群の直下の配線基板中に形成されたスルーホール11と、第1の電極パッド群に接続される第1のチップ2と、第2の電極パッド群に接続される第2のチップ2′とを備え、第1の電極パッド群と第2の電極パッド群とが配線基板の配線層が形成されている面において互いにずれて配置形成されている。同一配線基板内に異なる機能をもつチップを容易に組み合わせ可能であり同一機能をもったチップを回路構成が反転(ミラー状態)されないで組み立てることができる。

Claim (excerpt)：

配線基板と、前記配線基板の第1の主面に形成された配線層と、前記第1の主面に形成された配線層に電気的に接続するように形成された第1及び第2の電極パッド群と、前記配線基板の前記第2の電極パッド群の各電極パッドの直下に形成されたスルーホールと、前記第1の電極パッド群の各電極パッドに接続電極が電気的に接続され、且つ前記第1の主面に配置された第1の半導体チップと、前記第2の電極パッド群の各電極パッドに接続電極が前記スルーホールに埋め込まれた接続配線を介して電気的に接続され、且つ前記配線基板の第2の主面に配置された第2の半導体チップとを備えたことを特徴とする半導体装置。

IPC (3)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18