Pat

J-GLOBAL ID：200903048082913082

半導体装置の製造方法

Inventor： 平尾 秀司 ,  玉置 徳彦 ,  真弓 周一
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995329265
Publication number (International publication number)：1997172070
Application date： Dec. 18, 1995
Publication date： Jun. 30, 1997
Summary：

【要約】【課題】 高アスペクト比を有するスルーホールの内部に、ボイドを有しないと共に抵抗の上昇のない金属層が形成されるようにする。【解決手段】 半導体基板100の上に絶縁膜101を堆積した後、該絶縁膜101の上に、第1のチタン膜102、第1のアルミニウム膜103及び第1の窒化チタン膜104よりなる第1の金属配線層105を形成する。全面に亘ってシリコン酸化膜106を堆積した後、該シリコン酸化膜106にスルーホール107を形成する。C2 F6 等のフレオンを含むガスのプラズマを第1のアルミニウム膜103に照射することにより、スルーホール107の底部に露出している第1のアルミニウム膜103のアルミニウムとC2 F6 とを反応させて、スルーホール107の側壁にアルミニウムとC2 F6 との反応により生成されたポリマーの膜108を堆積する。スルーホール107の内部にのみコンタクトとなる銅膜を堆積する。

Claim (excerpt)：

半導体基板上に金属配線層を形成する配線層形成工程と、前記金属配線層を含む前記半導体基板上に、前記金属配線層の上に開口部を有する絶縁膜を形成する絶縁膜形成工程と、前記金属配線層における前記絶縁膜の開口部に露出する領域にイオンを照射して、前記開口部の側壁に、前記金属配線層を構成する金属を含み前記金属配線層と前記絶縁膜との間の拡散を防止するバリア層を形成するバリア層形成工程と、前記バリア層が形成された前記開口部に金属を充填して金属層を形成する金属層形成工程とを備えていることを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/768 ,  H01L 21/3205

FI (2)：

H01L 21/90 A ,  H01L 21/88 R