Pat
J-GLOBAL ID:200903048126512900

高速AD変換信号処理装置、RFレシーバ回路、デジタルレシーバフロントエンド回路、MRI装置および高速AD変換装置

Inventor:
Applicant, Patent owner:
Agent (1): 有近 紳志郎
Gazette classification:公開公報
Application number (International application number):2001141186
Publication number (International publication number):2002353812
Application date: May. 11, 2001
Publication date: Dec. 06, 2002
Summary:
【要約】【課題】 デジタルデータを高速ADコンバータからデジタル信号処理部に適正に渡す。【解決手段】 高速ADコンバータ21からデジタルデータD_ADが出力されるタイミング(データレディ信号DATA_RADYに基づくタイミング)でデュアルクロック同期型FIFO34にデジタルデータを記憶する。そして、デジタル信号処理部40の動作タイミング(デジタル信号処理用クロック信号CLK_DIGに基づくタイミング)でデュアルクロック同期型FIFO34からデジタルデータD_FIFOを読み出し、デジタル信号処理部40に渡す。【効果】 高速ADコンバータからデジタルデータが出力されるタイミングとデジタル信号処理部で用いるデジタル信号処理用クロック信号とにタイミングのずれがあっても、それを吸収して、デジタルデータを適正に渡すことが出来る。
Claim (excerpt):
入力アナログ信号を20MHz以上の動作速度でデジタルデータに変換する高速ADコンバータと、前記デジタルデータをデジタル信号処理するデジタル信号処理部と、前記高速ADコンバータから出力されるデジタルデータを前記高速ADコンバータから出力されるデータレディ信号に同期して記憶すると共に記憶したデジタルデータを前記デジタル信号処理部で用いるデジタル信号処理用クロック信号に同期して読み出し前記デジタル信号処理部に渡すデータ記憶手段とを具備したことを特徴とする高速AD変換信号処理装置。
IPC (5):
H03M 1/12 ,  A61B 5/055 ,  G01R 33/32 ,  G01R 33/54 ,  G06F 3/05
FI (5):
H03M 1/12 C ,  G06F 3/05 A ,  A61B 5/05 370 ,  G01N 24/02 530 A ,  G01N 24/02 530 Y
F-Term (12):
4C096AA20 ,  4C096AB50 ,  4C096AD02 ,  4C096AD12 ,  4C096AD23 ,  4C096DA01 ,  4C096DA02 ,  5J022AA01 ,  5J022BA05 ,  5J022CD02 ,  5J022CE00 ,  5J022CE08
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page