Pat

J-GLOBAL ID：200903048127361752

GaAs電界効果トランジスタの製造方法

Inventor： 中塚 忠良 ,  田村 彰良 ,  八木田 秀樹
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 森本 義弘
Gazette classification：公開公報
Application number (International application number)：1991294722
Publication number (International publication number)：1993136172
Application date： Nov. 12, 1991
Publication date： Jun. 01, 1993
Summary：

【要約】【目的】高耐圧、高性能のGaAsMESFETを実現する。【構成】ゲート電極13の側壁近傍にp型不純物を含む絶縁膜16を設けた状態で熱処理を行い、p型不純物がGaAs基板10中に拡散してn型不純物を補償する結果、ゲート電極13の側壁近傍の基板表面に、p型不純物により補償された低濃度層17を形成することにより、FETのゲート耐圧を改善する。

Claim (excerpt)：

ゲート電極形成後、GaAs基板中でp型層を形成する物資を含む酸化シリコン膜などの絶縁膜を堆積し、熱処理により前記p型層を形成する物質をGaAs基板中のn型層に拡散させ、互いに補償させ合うことにより低濃度層を形成するGaAs電界効果トランジスタの製造方法。

IPC (3)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/324

FI (2)：

H01L 29/80 B ,  H01L 29/80 M