Pat

J-GLOBAL ID：200903048130726257

CMOS半導体装置及びその製造方法

Inventor： 石田 知久 ,  鈴木 智
Applicant, Patent owner： 株式会社ニコン
Gazette classification：公開公報
Application number (International application number)：1999128330
Publication number (International publication number)：2000323587
Application date： May. 10, 1999
Publication date： Nov. 24, 2000
Summary：

【要約】【課題】複数のしきい値を有するMOSトランジスタから構成されるCMOS半導体装置は、その製造方法においてしきい値制御の工程が増加し、その結果製造コストが増加する。本発明は、しきい値の種類数よりも少ないしきい値制御用のイオン注入数で製造可能なCMOS半導体装置及びその製造方法を提供する。【解決手段】少なくとも2種類以上のしきい値を有する複数のMOSトランジスタ領域表面にイオン注入により形成されたしきい値制御のための基板とは逆導電型の第1の不純物層を有するMOSトランジスタと、前記第1の不純物層を有するMOSトランジスタの内の少なくとも1種類のしきい値を有するMOSトランジスタに基板と同一導電型の第2の不純物層が配置されたMOSトランジスタと、第2の不純物層が配置されたMOSトランジスタで構成される。

Claim (excerpt)：

一導電型の半導体基板上に一導電型のウエル領域と逆導電型のウエル領域を配置し、前記ウエル領域にはしきい値が異なるMOSトランジスタを少なくとも3種類備えるCMOS半導体装置において、前記MOSトランジスタのうち少なくとも2種類のしきい値であるMOSトランジスタは、その表面領域にイオン注入工程により形成されたしきい値制御のための逆導電型による第1の不純物層を有し、前記第1の不純物層を有するMOSトランジスタ及び前記第1の不純物層を有しない少なくとも1種類の前記MOSトランジスタは、その表面領域にイオン注入工程により形成されたしきい値制御のための一導電型による第2の不純物層とを備えたことを特徴とするCMOS半導体装置。

IPC (4)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/8236 ,  H01L 27/088

FI (2)：

H01L 27/08 321 C ,  H01L 27/08 311 A

F-Term (13)：

5F048AA09 ,  5F048AB10 ,  5F048AC02 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB15 ,  5F048BB18 ,  5F048BD04 ,  5F048BE03 ,  5F048BE04 ,  5F048BG12