Pat

J-GLOBAL ID：200903048172731323

半導体装置およびその製造方法

Inventor： 中村 隆司 ,  佐々木 基 ,  澤 清隆 ,  小林 昭彦 ,  峰 勝利
Applicant, Patent owner： 東レ・ダウコーニング・シリコーン株式会社
Agent (1)： 小川 信一 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997111264
Publication number (International publication number)：1998303190
Application date： Apr. 28, 1997
Publication date： Nov. 13, 1998
Summary：

【要約】【課題】 基板上の配線構造に対する被覆平坦化性に優れた電気絶縁層を有する半導体装置およびその製造方法の提供。【解決手段】 本発明の半導体装置は、半導体基板1の上に、分子量1500以下の水素シルセスキオキサン樹脂を少なくとも45重量%含有する水素シルセスキオキサン樹脂の硬化物であってシリカを主体とする薄膜から形成された下地絶縁層2および層間の絶縁層4、7を設けてなる。これらの絶縁層2、4、7は、分子量1500以下の水素シルセスキオキサン樹脂を少なくとも45重量%含有する水素シルセスキオキサン樹脂と溶剤からなる液状物を、半導体基板1の上に、また、下層配線3a,3b,3cおよび上層配線6a,6bの上に塗布して塗膜を形成し、ついでこの塗膜を高エネルギー線に曝露して硬化せしめることにより形成される。

Claim (excerpt)：

半導体基板の表面に電気絶縁層を介して少なくとも1層の導電層からなる配線構造を設けてなる半導体装置において、前記電気絶縁層が分子量1500以下の水素シルセスキオキサン樹脂を少なくとも45重量%含有する水素シルセスキオキサン樹脂の硬化物であり、シリカを主体とする薄膜から形成された半導体装置。

IPC (2)：

H01L 21/312 ,  H01L 21/768

FI (2)：

H01L 21/312 C ,  H01L 21/90 S