Pat
J-GLOBAL ID：200903048180927199
半導体記憶装置
Inventor：
Applicant, Patent owner：
Agent (1)：
高矢 諭 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991182052
Publication number (International publication number)：1993006979
Application date： Jun. 26, 1991
Publication date： Jan. 14, 1993
Summary：
【要約】【目的】 限られた微細加工技術で、より集積度の向上を図る。【構成】 半導体記憶装置は、複数のメモリセルブロック40で構成されている。該メモリセルブロック40は、メモリセル部20と、周辺回路10とで構成されている。当該周辺回路10は、下層部として、半導体の基板上に作り込まれる。当該メモリセル部20は、上層部として、前記下層部上に形成された絶縁膜上に作り込まれる。このような積層構造により集積度の向上を図る。又、上層部のメモリセルのトランジスタは、薄膜トランジスタを用いることにより、難しいSOI技術を用いなくとも容易に形成できる。
Claim (excerpt)：
ビットデータを記憶する多数のメモリセルと、該メモリセルのビットデータの書き込みあるいは読み出し時に用いられる周辺回路とを備えた半導体記憶装置において、半導体の基板上の、前記周辺回路が作り込まれた下層部と、該下層部上に形成された絶縁膜上の、前記メモリセルが作り込まれた上層部との積層構造を特徴とする半導体記憶装置。
Patent cited by the Patent：
Return to Previous Page
