Pat

J-GLOBAL ID：200903048240407378

ディジタル情報信号再生回路及びディジタル情報装置

Inventor： 長谷 健一 ,  堀田 龍太郎 ,  広岡 嗣喜 ,  勝 治人 ,  奈良 孝 ,  宮沢 章一 ,  鈴村 伸太郎
Applicant, Patent owner： 株式会社日立製作所 ,  株式会社日立画像情報システム
Agent (1)： 高橋 明夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996115892
Publication number (International publication number)：1997153262
Application date： May. 10, 1996
Publication date： Jun. 10, 1997
Summary：

【要約】 (修正有)【課題】記憶装置などのクロックを再生する装置のクロックの周波数引込み範囲の拡大と引込み時間の短縮を図る。【解決手段】記録媒体1001から読み出された差動の再生信号が交差するタイミングを抽出するクロス検出器と、クロックを分周する分周器と、クロス検出器の出力信号と分周器の出力信号との位相誤差を検出するアナログ位相比較器と、アナログ位相比較器の出力信号に適切な電流量を与える電流出力回路1024と、高周波成分を除去するループフィルタと、ル-プフィルタの出力信号がクロックの発振周波数を制御する電圧制御発振器1011と、デジタル波形等化器1006の出力信号の隣合った2点の振幅値の勾配を検出するデジタル位相比較器と、デジタル位相比較器の出力信号を適切な電流量に変換するD/A変換器1009とでクロック制御回路を構成し、アナログ位相比較器及びデジタル位相比較器の動作タイミングをシ-ケンサで制御する。

Claim (excerpt)：

PLL回路によるクロック制御回路を有し、アナログ信号形態で受信したディジタル情報信号を、上記クロック制御回路により生成されたクロックによりサンプリングしてディジタル信号形態のディジタル情報信号に変換するディジタル情報信号再生回路であって、上記クロック制御回路を、アナログPLL回路とディジタルPLL回路とを併用して構成したことを特徴とするディジタル情報信号再生回路。

IPC (3)：

G11B 20/14 351 ,  G11B 20/18 522 ,  H03L 7/22

FI (3)：

G11B 20/14 351 Z ,  G11B 20/18 522 C ,  H03L 7/22

Patent cited by the Patent：

Cited by examiner (2)

• CD再生システム
  Gazette classification：公開公報   Application number：特願平4-078191   Applicant：株式会社日立製作所, 株式会社日立マイコンシステム
• データ再生装置における識別用クロックの同期方法およびデータ再生装置
  Gazette classification：公開公報   Application number：特願平7-213598   Applicant：株式会社東芝