Pat

J-GLOBAL ID：200903048276556191

キャパシタ及びその製造方法

Inventor： 金 晟 泰 ,  具 京 範
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 萩原 誠
Gazette classification：公開公報
Application number (International application number)：1997174770
Publication number (International publication number)：1999233386
Application date： Jun. 30, 1997
Publication date： Aug. 27, 1999
Summary：

【要約】【課題】 安定した層のキャパシタ誘電体膜を形成してキャパシタの電気的な特性を向上させることができるとともに、キャパシタの有効面積を増加させることによってキャパシタンスを増加させることができるキャパシタ及びその製造方法を提供すること。【解決手段】 半導体基板100上にグル層102を挟んで多層導電膜104,106,108によってキャパシタ下部電極110を形成した後、このキャパシタ下部電極110上にキャパシタ誘電体膜112を形成し、その時の形成温度で多層導電膜104,106,108に相互拡散を起こさせることにより、キャパシタ下部電極110の表面を凹凸にするとともに、安定した層のキャパシタ誘電体膜112を得る。

Claim (excerpt)：

半導体基板上に多層の導電膜を形成する工程と、前記多層導電膜を食刻してキャパシタ下部電極を形成する工程と、前記キャパシタ下部電極上を含んで半導体基板上にキャパシタ誘電体膜を形成する工程と、前記キャパシタ誘電体膜上にキャパシタ上部電極を形成する工程とを具備し、前記キャパシタ下部電極はキャパシタ誘電体膜形成時、多層導電膜の相互拡散を通じてその表面が比較的大きな荒さを持つことを特徴とするキャパシタの製造方法。

IPC (4)：

H01G 13/00 391 ,  H01B 3/00 ,  H01L 27/108 ,  H01L 21/8242

FI (4)：

H01G 13/00 391 ,  H01B 3/00 F ,  H01L 27/10 621 B ,  H01L 27/10 651