Pat
J-GLOBAL ID：200903048314942149
AC型PDPの駆動方法及び表示装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
久保 幸雄
Gazette classification：公開公報
Application number (International application number)：1996081422
Publication number (International publication number)：1997274465
Application date： Apr. 03, 1996
Publication date： Oct. 21, 1997
Summary：
【要約】【課題】書込み電圧の低減を図り、駆動電圧マージンを拡大することを目的としする。【解決手段】第1の基板11上に行方向に延びる第1及び第2のサステイン電極X,Yとこれら電極を被覆する誘電体層17とが設けられ、放電空間30を介して基板11と対向する第2の基板21上に列方向に延びるアドレス電極Aが設けられたAC型PDPによるマトリクス表示に際して、第1のサステイン電極Xと第2のサステイン電極Yとの間で書込み放電EDMを生じさせる場合に、第1のサステイン電極Xを正極性の電位にバイアスするとともに、アドレス電極Aと第2のサステイン電極Yとの間でアドレス電極Aを陽極とする放電EDTが生じるように、アドレス電極A及び第2のサステイン電極Yをバイアスする。
Claim (excerpt)：
第1の基板上に行方向に延び且つ隣接して対をなす平行な第1及び第2のサステイン電極とこれら電極を被覆する誘電体層とが設けられ、放電空間を介して前記第1の基板と対向する第2の基板上に列方向に延びるアドレス電極が設けられたマトリクス表示形式のAC型PDPの駆動方法であって、前記第1のサステイン電極と前記第2のサステイン電極との間で書込み放電を生じさせるときに、前記第1のサステイン電極を正極性の電位にバイアスするとともに、前記アドレス電極と前記第2のサステイン電極との間で当該アドレス電極を陽極とする放電が生じるように、当該アドレス電極及び第2のサステイン電極をバイアスすることを特徴とするAC型PDPの駆動方法。
FI (2)：
G09G 3/28 E
, G09G 3/28 H
