Pat

J-GLOBAL ID：200903048415473425

半導体装置及びその製造方法

Inventor： 秋山 肇
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1992191578
Publication number (International publication number)：1994013621
Application date： Jun. 24, 1992
Publication date： Jan. 21, 1994
Summary：

【要約】【目的】 トレンチゲート型MOSFETにおいて、N- ドリフト層2のゲート電極5近傍部分での電界集中を緩和して、耐圧を向上する。【構成】 ゲート電極5とN- ドリフト層2との間に介在する第1ゲート絶縁膜6aを、該ゲート電極5とウェル領域3の、チャネルが形成される部分との間に介在する第2のゲート絶縁膜6bより薄くし、上記ゲート電極5に逆バイアスを印加した時、上記N- ドリフト層2の、ゲート電極に近接する部分がP型に反転するようにした。

Claim (excerpt)：

第1導電型の半導体層と、該半導体層の表面上に第1の絶縁膜を介して配設された複数の制御電極と、該制御電極相互間に第2の絶縁膜を介して設けられた第2導電型のウェル領域と、該ウェル領域表面部の周辺部分に形成された第1導電型の半導体領域と、上記半導体層表面側に該第1導電型の半導体領域と電気的につながるよう形成された第1の主電極と、上記半導体層裏面側にこの半導体層と電気的につながるよう形成された第2の主電極とからなる素子構造を有し、上記制御電極に順バイアスを印加した時、上記第2導電型のウエル領域の、制御電極と近接する部分にチャネルが形成されるよう構成した半導体装置において、上記第1の絶縁膜は、上記制御電極に逆バイアスを印加した時、上記第1導電型の半導体層における、該絶縁膜を介して制御電極に近接する領域が第2導電型領域に反転するよう、その膜厚を上記第2の絶縁膜の膜厚に比べて薄くしたものであることを特徴とする半導体装置。

IPC (2)：

H01L 29/784 ,  H01L 29/74

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-192174
  
• 特開昭56-058267
  
• 特開昭59-008375