Pat

J-GLOBAL ID：200903048421124882

半導体装置の製造方法

Inventor： 鈴木 克典
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 小杉 佳男 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993308313
Publication number (International publication number)：1995193045
Application date： Dec. 08, 1993
Publication date： Jul. 28, 1995
Summary：

【要約】【目的】安定したエッチング条件でA1合金配線の露出を防止してスルーホールを形成できる半導体装置の製造方法を提供する。【構成】シリコン基板10の表面積に対して10%程度の開口率になるようにフォトレジスト層24を形成する。このフォトレジスト層24をマスクにして反応性イオンエッチングによって層間絶縁膜20にスルーホール22を形成する。ダミー配線パターンがあるので、レジストマスクの開口率は大きくなる。この結果、TiN膜16のエッチング速度は遅くなるので、TiN膜16はエッチングのストッパーとして作用する。

Claim (excerpt)：

下層のAl合金配線との間にTi化合物からなる反射防止膜を挾んだ層間絶縁膜に、レジストマスクを用いてスルーホールを形成する工程を含む半導体装置の製造方法において、前記スルーホールを形成する際に、前記Ti化合物上にTi含有ポリマーを堆積する工程を含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/3065 ,  H01L 21/28 ,  H01L 21/768

FI (2)：

H01L 21/302 J ,  H01L 21/90 J