Pat

J-GLOBAL ID：200903048465976916

超伝導論理ゲート段のシミュレーション用回路モデル

Inventor： 青柳 昌宏 ,  仲川 博 ,  前澤 正明 ,  黒沢 格 ,  高田 進 ,  濱崎 陽一 ,  鈴木 基史
Applicant, Patent owner： 工業技術院長
Agent (1)： 工業技術院電子技術総合研究所長
Gazette classification：公開公報
Application number (International application number)：1994271070
Publication number (International publication number)：1996139379
Application date： Nov. 04, 1994
Publication date： May. 31, 1996
Summary：

【要約】【目的】 超伝導論理回路の動作シミュレーションに、半導体論理回路用の論理動作シミュレーションシステムを適用するに際し、超伝導論理ゲートに固有の動作モードであるラッチモードをフリップフロップを用いずに表現する。【構成】 超伝導論理ゲート段のなす論理演算を半導体回路表記によって表した論理機能回路部11と、当該論理機能回路部の出力をラッチするラッチ回路部12とから構成する。しかし、ラッチ回路部12中には半導体回路表記によるラッチ回路は用いず、超伝導論理ゲートを駆動する脈流電源φp を論理信号として利用し、オアゲート60とアンドゲート80のみから成る組み合せ論理回路を用いる。

Claim (excerpt)：

半導体論理回路用の論理動作シミュレーションシステムを用いて超伝導論理回路をシミュレーションするに際し、該シミュレーションシステムを実行するコンピュータに対して入力する超伝導論理ゲート段のシミュレーション用回路モデルであって;超伝導論理ゲート段が実行する演算と同じ演算を実行する半導体論理ゲート段の回路表記によって表された演算機能回路部と、該演算機能回路部の出力をラッチする半導体回路表記によって表されたラッチ回路部とから成り;該ラッチ回路部を、上記超伝導論理ゲート段が動作する位相の脈流電源を論理信号の一つとして利用し、かつ半導体回路表記によるオアゲートとアンドゲートのみにより、上記脈流電源が立ち上がっているときにだけ、上記演算機能回路部の出力と同じ論理値を出力する組み合せ論理回路としたこと;を特徴とする超伝導論理ゲート段のシミュレーション用回路モデル。

IPC (2)：

H01L 39/22 ZAA ,  G06F 17/50