Pat

J-GLOBAL ID：200903048503611056

半導体装置の製造方法

Inventor： 坂井 隆夫
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1992001808
Publication number (International publication number)：1993190535
Application date： Jan. 09, 1992
Publication date： Jul. 30, 1993
Summary：

【要約】【目的】多結晶Siと金属けい化物からなる2層構造のゲート電極あるいは配線を高温減圧CVD法で形成される酸化膜で絶縁するときにおこる金属けい化物層の剥離を防止する。【構成】2層構造のゲート電極あるいは配線を形成後、ランプ加熱等により急速熱酸化して表面および側面に酸化膜を形成し、その後高温減圧CVD法による酸化膜で被覆すれば、金属けい化物の金属の異常酸化による体積膨脹が起こらなくなり、その結果金属けい化物層の剥離が生じない。従って膜質良好な絶縁膜でゲート電極あるいは配線を絶縁することができる。

Claim (excerpt)：

半導体基板側が多結晶シリコンよりなり、基板より遠い側が金属けい化物よりなる2層構造を有するゲート電極あるいは配線の表面および側面を酸化物によって絶縁する半導体装置の製造方法において、ゲート電極あるいは配線形成後、その2層構造の表面および側面を急速熱酸化して酸化膜を形成し、次いでその酸化膜の上を減圧CVD法により生成される酸化物によって被覆することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/316 ,  H01L 21/26 ,  H01L 21/28 301 ,  H01L 21/283