Pat
J-GLOBAL ID：200903048515345157
半導体装置の電気的な接続体の形成方法及び該方法で作られた電気的な接続体を備えた半導体装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
田澤 博昭 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993204434
Publication number (International publication number)：1994112197
Application date： Jul. 28, 1993
Publication date： Apr. 22, 1994
Summary：
【要約】 (修正有)【目的】 シリコン基板の能動素子領域との電気的な接続体を信頼性及び歩留りよく作る製造方法を提供する。【構成】 半導体基板10の表面上に絶縁層14を形成し、絶縁層14の表面上にエッチング阻止マスク16の開口を貫いて絶縁層14に所定の深さまでエッチングを行なう。次に層16の表面上にホトレジストマスク28を設け、これにマスク層16の開口の寸法よりわずかに大きな幅寸法Wの開口を形成し、層14にさらに基板10の表面に達するまでエッチングを行なって所望の溝を形成しこの溝内にチタン、銅もしくは銀のような選択された金属42を埋設する。その後層16は除去又は残され、層42は研磨して表面を平坦にし、この工程を繰返す。
Claim (excerpt)：
a.半導体基板(10)の表面上に絶縁層(14)を形成する工程と、b.前記絶縁層(14)の表面上にエッチング阻止マスク層(16)を形成する工程と、c.前記エッチング阻止マスク層(16)に開口(20)を形成する工程と、d.前記エッチング阻止マスク層(16)の開口(20)を貫いて前記絶縁層(14)内に所定の深さまでエッチングを行なう工程と、e.前記エッチング阻止マスク層(16)の表面上にマスク層(28)を設け、該マスク層(28)に該阻止マスク層(16)の前記開口の幅寸法よりわずかに大きな幅寸法(W)の開口を形成する工程と、f.前記絶縁層(14)にさらに前記半導体基板の表面(32)に達するまでエッチングを行なって、所望の溝を形成する工程と、g.前記絶縁層に形成された前記溝を選ばれた金属(42)で埋める工程と、を具備する半導体装置の電気的な接続体の形成方法。
IPC (4)：
H01L 21/3205
, H01L 21/28
, H01L 21/285 301
, H01L 21/306
