Pat

J-GLOBAL ID：200903048566010877

電子デバイス

Inventor： 加藤 理一 ,  棚本 哲史 ,  高橋 茂樹
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1996061560
Publication number (International publication number)：1997260611
Application date： Mar. 19, 1996
Publication date： Oct. 03, 1997
Summary：

【要約】【課題】データの読出しを正確に行なえる量子効果メモリ素子を提供すること。【解決手段】チャネル領域上に形成されたゲート酸化膜4と、このゲート酸化膜上に形成され、複数の量子ドットセル5とからなる量子ドットセル群と、この量子ドットセル群の全面に形成されたトンネル酸化膜6と、このトンネル酸化膜6の全面に形成されたゲート電極7とを備えている。データの書込み時にはゲート電極7に負の電圧を印加することにより、量子ドットセル群の全量子ドットセル5に電子が注入される。これにより、しきい値変化が大きくなり、データの読出しを正確に行なえるようになる。

Claim (excerpt)：

主電流が流れる第1の導電領域と、この第1の導電領域上に、第1のエネルギー障壁層を介して設けられ、キャリアを閉じ込めることができる第2の導電領域と、この第2の導電領域上に、第2のエネルギー障壁層を介して設けられ、トンネル効果により前記第2の導電領域にキャリアを注入でき、かつ前記第2の導電領域内に閉じ込められたキャリアを前記第1の導電領域以外の領域に排出できるキャリア注入・排出手段とを具備してなり、前記キャリア注入・排出手段により前記第2の導電領域内に閉じ込めるキャリアの量を制御し、この閉じ込めるキャリアの量の違いにより生じる前記第1の導電領域の電位差により、前記主電流を制御することを特徴とする電子デバイス。

Patent cited by the Patent：

Cited by examiner (2)

• 特公昭49-022356
  
• 特開昭57-130473