Pat
J-GLOBAL ID：200903048596413348
アクティブマトリクス基板
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
山本 秀策
Gazette classification：公開公報
Application number (International application number)：1992283295
Publication number (International publication number)：1994130419
Application date： Oct. 21, 1992
Publication date： May. 13, 1994
Summary：
【要約】【目的】アクティブマトリクス基板の回路構成において、耐静電気対策が施され、かつ、製造工程途中での電気的検査や測定が可能な回路構成にする。【構成】ゲート信号配線間のショートリングとソース信号配線間のショートリングとの間に抵抗体が接続されているため、各ショートリングに異なった電圧を印加でき、従って、ゲート配線、ソース配線、および各素子のそれぞれに異なった電圧を印加できる。
Claim (excerpt)：
絶縁性基板上に平行に配設される複数のゲート配線と、各ゲート配線に直交して配設される複数のソース配線と、隣接する各ゲート配線および隣接するソース配線とが囲むそれぞれの領域にアクティブ素子を介して設けられる絵素電極と、前記ゲート配線の全部またはいくつかを共通に接続して同電位とする第1のショートリングと、前記ソース配線の全部またはいくつかを共通に接続して同電位とする第2のショートリングと、第1および第2のショートリングを接続する抵抗体と、を有するアクティブマトリクス基板。
IPC (3)：
G02F 1/136 500
, G02F 1/13 101
, G02F 1/1345
