Pat

J-GLOBAL ID：200903048614196333

アナログスイッチ

Inventor： 塚崎 久暢
Applicant, Patent owner： ソニー株式会社
Agent (1)： 杉浦 正知
Gazette classification：公開公報
Application number (International application number)：1998293442
Publication number (International publication number)：2000124328
Application date： Oct. 15, 1998
Publication date： Apr. 28, 2000
Summary：

【要約】【課題】 nチャネルMISトランジスタおよびpチャネルMISトランジスタを相補的に用いたアナログスイッチにおいて、カップリングノイズを効果的にキャンセルしつつ、良好な歪特性を実現することができるアナログスイッチを提供する。【解決手段】 nチャネルMOSトランジスタQ1 およびpチャネルMOSトランジスタQ2 のカップリング容量が互いにほぼ等しくなり、かつ、nチャネルMOSトランジスタQ1 およびpチャネルMOSトランジスタQ2 のインピーダンスが互いにほぼ等しくなるように、nチャネルMOSトランジスタQ1 のゲート長Ln およびゲート幅Wn ならびにpチャネルMOSトランジスタQ2 のゲート長Lp およびゲート幅Wp を設定する。具体的には、√2×Lp ≦Ln ≦2×Lp 、(1/√2)×Wp ≦Wn ≦Wp の関係を満たし、かつ、(Ln /Wn ):(Lp /Wp )がほぼ2:1となるように、Ln 、Wn 、Lp 、Wp を設定する。

Claim (excerpt)：

nチャネルMISトランジスタおよびpチャネルMISトランジスタを相補的に用いたアナログスイッチにおいて、上記nチャネルMISトランジスタおよび上記pチャネルMISトランジスタのカップリング容量が互いにほぼ等しくなり、かつ、上記nチャネルMISトランジスタおよび上記pチャネルMISトランジスタのインピーダンスが互いにほぼ等しくなるように、上記nチャネルMISトランジスタのゲート長Ln およびゲート幅Wn ならびに上記pチャネルMISトランジスタのゲート長Lp およびゲート幅Wp が設定されていることを特徴とするアナログスイッチ。

IPC (4)：

H01L 21/8238 ,  H01L 27/092 ,  H03K 17/16 ,  H03K 17/687

FI (3)：

H01L 27/08 321 D ,  H03K 17/16 H ,  H03K 17/687 G

F-Term (24)：

5F048AA01 ,  5F048AB10 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BB03 ,  5F048BD10 ,  5F048BE03 ,  5F048BF02 ,  5J055AX22 ,  5J055BX17 ,  5J055CX24 ,  5J055DX13 ,  5J055DX14 ,  5J055DX22 ,  5J055DX55 ,  5J055DX61 ,  5J055DX73 ,  5J055DX83 ,  5J055EY10 ,  5J055EY29 ,  5J055EZ00 ,  5J055GX01 ,  5J055GX08