Pat
J-GLOBAL ID：200903048707920120
二重化コンピュータ装置
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
小沢 信助
Gazette classification：公開公報
Application number (International application number)：1993026581
Publication number (International publication number)：1994242979
Application date： Feb. 16, 1993
Publication date： Sep. 02, 1994
Summary：
【要約】【目的】電気ノイズ等により生ずる一過性の演算エラーが生ずる場合にも、その影響を受けず正確な制御演算を行えるようにする。【構成】二重化コンピュータ装置を構成している2のプロセッサ装置は、互いに同一の制御演算を同期して行う2つのCPUと、2つのCPUの演算結果が一致するか否かを照合する照合手段と、主記憶手段およびリモート入出力バスインターフェース手段とを備え、2つのCPUは、それぞれ対応するローカルメモリと、これらの各ローカルメモリに対してデータのエラー検出・訂正を行う誤り検出手段を含んで構成し、第1,第2の各プロセッサ装置は、それぞれ異なった電源から電力が供給されて動作するようにし、照合手段は、2つのCPUから出力される演算結果が一致する場合は、その演算データをシステムバスに出力し、不一致と判断された場合は、実作業に関与している一方のプロセッサ装置の制御権を待機側となっている他方のプロセッサ装置に切り替えるための信号を出力する。
Claim (excerpt)：
単体で実行可能な第1,第2のプロセッサ装置をシステムバスで結合し、一方のプロセッサ装置が実作業につき他方のプロセッサ装置が実作業に関与せず待機する方式の二重化コンピュータ装置であって、前記第1,第2の各プロセッサ装置は、それぞれ、互いに同一の制御演算を同期して行う2つのCPUと、この2つのCPUの演算結果が一致するか否かを所定の演算周期で照合する照合手段と、この照合手段にシステムバスを介して結ばれた主記憶手段およびリモート入出力バスインターフェース手段とを備え、前記2つのCPUは、それぞれ対応するローカルメモリと、これらの各ローカルメモリに対してデータのエラー検出を行う誤り検出手段を含んで構成されると共に、前記第1,第2の各プロセッサ装置は、それぞれ異なった電源から電力が供給されて動作するように構成され、前記照合手段は、2つのCPUから出力される演算結果を照合し、それらが一致する場合は当該演算データをシステムバスに出力し、不一致と判断された場合は、実作業に関与している一方のプロセッサ装置の制御権を待機側となっている他方のプロセッサ装置に切り替えるための信号を出力することを特徴とする二重化コンピュータ装置。
IPC (3)：
G06F 11/18 310
, G06F 11/16 310
, G06F 11/20 310
Cited by examiner (10)
Show all
Return to Previous Page
