Pat

J-GLOBAL ID：200903048768668157

半導体記憶装置

Inventor： 國頭 正男
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1991306866
Publication number (International publication number)：1993121698
Application date： Oct. 25, 1991
Publication date： May. 18, 1993
Summary：

【要約】【目的】 埋め込みn+ 型拡散層(ビット線)と基板との接合耐圧の著しい低下を避けつつ、埋め込みn+ 型拡散層間の電気的分離を実現する。【構成】 p型半導体基板1上に形成され、一方向に延在する複数本のn+ 型拡散層5(ビット線)と、複数本のn+ 型拡散層5と垂直に交差するように、半導体基板1上にゲート絶縁膜3を介して形成された複数本のゲート電極6と、絶縁膜9を介してメモリセル配列部A上を覆うシールドプレート10と、を具備する。コーディングはフォトレジスト膜11をマスクにp型不純物をゲート電極下にイオン注入することによって行う。

Claim (excerpt)：

表面領域内に第1導電型の拡散層が平行に複数本形成されている第2導電型の半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成された、前記拡散層と直交する複数本のゲート電極と、少なくともゲート電極間の前記半導体基板上を絶縁膜を介して覆っているシールド電極と、を具備する半導体記憶装置。

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-205073
  
• 特開平2-094455
  
• 特開平3-222456