Pat

J-GLOBAL ID：200903048784224455

電気的消去可能な不揮発性メモリの書き込み回数管理装置

Inventor： 妹尾 年朗
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠
Gazette classification：公開公報
Application number (International application number)：1993129295
Publication number (International publication number)：1994338195
Application date： May. 31, 1993
Publication date： Dec. 06, 1994
Summary：

【要約】【目的】 容量の小さいEEPROMにおいてもこのEEPROMの寿命の向上を図る。【構成】 この装置は、EEPROM1の記憶領域を複数のメモリブロックに分割し、各メモリブロック毎に書き込み回数を記憶するカウンタと、アドレスバスのメモリブロックとEEPROM1のメモリブロックを1対1に対応付けるマッピング回路と、EEPROM1中のあるメモリブロックの書き込み回数が、あらかじめ設定された所定の書き込み回数に達した場合に、当該メモリブロックとEEPROM1中の書き込み回数が最小のメモリブロックとの記憶内容および対応付けを入れ替える制御回路とを有する。

Claim (excerpt)：

電気的消去可能な不揮発性メモリの記憶領域を複数のメモリブロックに分割し、各メモリブロック毎に書き込み回数を計数、記憶するカウンタと、アドレスバスのメモリブロックと前記不揮発性メモリのメモリブロックを1対1に対応付けるマッピング回路と、前記不揮発性メモリ中のあるメモリブロックの書き込み回数が、あらかじめ設定された所定の書き込み回数に達した場合に、当該メモリブロックと前記不揮発性メモリ中の書き込み回数が最小のメモリブロックとの記憶内容および前記マッピング回路の対応付けを入れ替える制御回路とを有する電気的消去可能な不揮発性メモリの書き込み回数管理装置。

IPC (2)：

G11C 16/06 ,  G06F 12/16 310

FI (2)：

G11C 17/00 309 F ,  G11C 17/00 309 A

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭58-215794
  
• 特開昭60-212900
  
• 特開昭62-283496