Pat
J-GLOBAL ID：200903048791814594
広帯域電界効果トランジスタ増幅器
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
高田 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991287717
Publication number (International publication number)：1993129854
Application date： Nov. 01, 1991
Publication date： May. 25, 1993
Summary：
【要約】【目的】 並列に動作するFETの各バイアスの印加回路を簡素化して小形化した広帯域FET増幅器を得ることを目的とする。【構成】 並列に動作するソ-ス接地のFETと、入力整合回路38と、出力整合回路40とを有するFET増幅器において、1段目及び2段目のFET1a,1b及び2a,2bの出力側または入力側、もしくは出力側及び入力側に並列共振回路を装荷して広帯域に整合を行うとともに、並列に動作する隣接する各FETに設けた上記共振回路の容量性または誘導性スタブの一端を相互にそれぞれ接続することにより、FETの各バイアスを各段ごとに一端子から印加できるように構成したものである。
Claim (excerpt)：
並列に動作するソ-ス接地の電界効果トランジスタと入力整合回路と出力整合回路とを備える電界効果トランジスタ増幅器において、各電界効果トランジスタの出力側または入力側、もしくは出力側及び入力側にショ-トスタブを設けるとともに、並列に動作する隣接する各電界効果トランジスタに設けた上記のショ-トスタブの一端を相互にそれぞれ接続して、電界効果トランジスタの各バイアスを各段ごとに一端子から印加する構成としたことを特徴とする広帯域電界効果トランジスタ増幅器。
IPC (3)：
H03F 3/60
, H03F 3/193
, H03F 3/68
Cited by examiner (6)
Show all
Return to Previous Page
