Pat

J-GLOBAL ID：200903048859065447

高密度、高誘電率メモリ装置内の内部電極形成方法並びに装置

Inventor： スコット サマーフェルト ,  ロバート ツ ,  ポール ジェイ.スクエレ
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996143170
Publication number (International publication number)：1996335680
Application date： Jun. 05, 1996
Publication date： Dec. 17, 1996
Summary：

【要約】【課題】 高誘電率材料を使用した高密度メモリ装置内の内部電極の形成するための改善された方法を提供する。【解決手段】 メモリ装置の内部電極体をその側壁が、半導体基板の外部表面に対して斜めの傾斜を持つように形成する。高誘電率材料の層をその内部電極体を覆うように均質に蒸着し、その高誘電体材料層を覆うように外部電極層を均質に蒸着する。内部電極体の側壁が斜めに傾斜していることにより、高誘電率層及び外部電極層を均質に蒸着することが可能となる。

Claim (excerpt)：

半導体基板の外部表面内に蒸着された活性領域に近接してメモリ装置を形成するための方法であって;活性領域に電気的に接続された導電性ブラグを形成し;導電性プラグと導電的に結合され、導電性プラグを取り囲む内部レベル絶縁層の外部表面上に部分的に露出された内部電極を形成し、この内部電極は内部レベル絶縁層の外部表面に対して斜めに傾斜した角度の側壁を有し;内部電極の外側を覆うように高誘電率層を均質に蒸着し;高誘電率層の外側を覆うように外部電極層を均質に蒸着する、以上の手順を含む前記方法。

IPC (7)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 21/314 ,  H01L 27/04 ,  H01L 21/822

FI (5)：

H01L 27/10 651 ,  H01L 21/28 F ,  H01L 21/314 A ,  H01L 21/302 J ,  H01L 27/04 C