Pat

J-GLOBAL ID：200903048902622231

半導体記憶装置

Inventor： 杉山 任
Applicant, Patent owner： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
Agent (1)： 恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1993060768
Publication number (International publication number)：1994275076
Application date： Mar. 19, 1993
Publication date： Sep. 30, 1994
Summary：

【要約】【目的】本発明は半導体記憶装置の待機状態における消費電力をさらに低減することを目的とする。【構成】メモリセルアレイ及び周辺回路3による書き込み及び読出し動作と、書き込み及び読出し動作を行わない待機状態とは、制御信号RASバー、CASバーに基づいて設定される。メモリセルアレイ及び周辺回路3と電源Vccとの間には、第一及び第二の電圧供給回路4,5若しくは第一及び第二の電流供給回路8,9とが選択回路6を介して介在される。書き込み及び読出し動作が設定されるとき、選択回路6で電圧若しくは電流供給回路4,8を選択し、待機状態が設定されるとき、選択回路6で第二の電圧若しくは電流供給回路5,9を選択する制御信号検出回路7が設けられる。待機状態ではメモリセルアレイ及び周辺回路3に供給される電圧が降圧され、若しくは電流が抑制される。

Claim (excerpt)：

メモリセルアレイ及び周辺回路(3)による書き込み動作及び読出し動作と、書き込み動作及び読出し動作を行わない待機状態とを、制御信号(RASバー、CASバー)に基づいて設定する半導体記憶装置であって、前記メモリセルアレイ及び周辺回路(3)と電源(Vcc)との間には、電圧降下の小さい第一の電圧供給回路(4)と、電圧降下の大きい第二の電圧供給回路(5)とを選択回路(6)を介して介在させ、前記制御信号(RASバー、CASバー)が前記書き込み動作及び読出し動作を設定するとき、前記選択回路(6)で前記第一の電圧供給回路(4)を選択させ、前記制御信号(RASバー、CASバー)が前記待機状態を設定するとき、前記選択回路(6)で前記第二の電圧供給回路(5)を選択させる制御信号検出回路(7)を設けたことを特徴とする半導体記憶装置。

IPC (3)：

G11C 11/41 ,  G11C 11/413 ,  G11C 11/401

FI (3)：

G11C 11/34 A ,  G11C 11/34 335 A ,  G11C 11/34 371 G