Pat

J-GLOBAL ID：200903049091522068

不揮発性強誘電体メモリ及びその駆動方法及びIDカード

Inventor： 清水 満 ,  竹中 博幸 ,  田中 寿実夫
Applicant, Patent owner： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
Agent (1)： 竹村 壽
Gazette classification：公開公報
Application number (International application number)：1997054989
Publication number (International publication number)：1998229171
Application date： Mar. 10, 1997
Publication date： Aug. 25, 1998
Summary：

【要約】【課題】 トランスポンダに搭載され、誤動作を引き起こす恐れを防止してその駆動速度を向上させた構造を有するプレート線を備えた不揮発性強誘電体メモリを提供する。【解決手段】 不揮発性強誘電体メモリは、メモリセルアレイ31〜34と、ワード線WLと、複数のプレート線PL1〜PL4とを有し、ワード線とプレート線が並行に配列されプレート線が対応するワード線に対してさらに複数のプレート線が分割されている。また複数のビット線と、アドレス信号に基づいて複数のワード線のうちの一部を選択するワード線選択回路40と、ワード線と、プレート線選択回路35〜38と、複数のプレート線選択回路をさらに有している。分割されたプレート線をそれぞれ部分デコードするのは、例えば、カラムアドレス信号などのアドレス信号によって行われるので、CRが大きいプレート線でなくなり動作マージンを十分持ち誤動作する恐れが少なくなる。

Claim (excerpt)：

電極間誘電体に強誘電体膜を用いる情報記憶キャパシタと電荷転送用MOSトランジスタとが直列に接続されてなるメモリセルが行列状に配置されたメモリセルアレイと、それぞれ同一行のメモリセルのMOSトランジスタゲートに共通に接続された複数本のワード線と、それぞれ同一行のメモリセルのキャパシタの対向電極に共通に接続された複数本のプレート線と、それぞれ同一行のメモリセルのMOSトランジスタの一端に共通に接続された複数本のビット線と、アドレス信号に基づいて前記複数本のワード線のうちの一部を選択するワード線選択回路と、前記複数本のワード線と外部端子によって生成された信号とから形成されるプレート線選択回路とを備え、前記ワード線と前記プレート線とは平行に配線され、前記プレート線は、対応するワード線に対して複数に分割されており、かつ、前記プレート線選択回路はそれぞれのワード線に対して複数本存在していることを特徴とする不揮発性強誘電体メモリ。

IPC (9)：

H01L 27/10 451 ,  G11C 11/22 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5)：

H01L 27/10 451 ,  G11C 11/22 ,  H01L 27/04 C ,  H01L 27/10 651 ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (1)

• ワードオリエンテッドプロセッシングシステム
  Gazette classification：公開公報   Application number：特願平6-000883   Applicant：フィリップスエレクトロニクスネムローゼフェンノートシャップ