Pat
J-GLOBAL ID:200903049094545930

絶縁ゲート形電界効果トランジスタの製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 西野 卓嗣
Gazette classification:公開公報
Application number (International application number):1991283114
Publication number (International publication number):1993121745
Application date: Oct. 29, 1991
Publication date: May. 18, 1993
Summary:
【要約】【目的】 製品の加工精度向上、歩留り向上、工程が短縮された、特に低耐圧タイプに好適な縦型MOSFETの製造方法を提供する。【構成】 ゲート絶縁膜(4)、多結晶シリコン膜(11)、酸化膜(12)を半導体基板(1)上に形成し、ホトレジスト膜をマスクとして、オーバエッチにより、ゲート電極(10)を形成する。まず、ホトレジスト膜をマスクとして、不純物をイオン注入し、次に、ホトレジスト膜を除去してイオン注入する。そして、熱処理により同時に、チャネル領域(2)及びボディ(6)を形成する。引き続き、セルフアラインにより、ソース領域(3)を形成し、リンガラス膜(13)を被着し、リンガラス膜(13)及び半導体基板(1)をボディ領域(6)を露出させる迄全面エッチングし、コンタクト開口を形成する。
Claim (excerpt):
ゲート絶縁膜と、多結晶シリコン膜と、酸化膜とを半導体基板上に形成する工程と、ホトレジスト膜を塗布し開口する工程と、該開口されたホトレジスト膜をマスクとして、前記酸化膜と多結晶シリコン膜をオーバエッチにより、ゲート電極を形成する工程と、前記ホトレジスト膜の開口をマスクとして、一導電型の不純物をイオン注入する工程と、前記ホトレジスト膜を除去後、前記ゲート電極をマクスとして、同一導電型の不純物をイオン注入する工程と、熱処理により、一導電型の不純物を拡散することにより、ボディ領域及びチャネル領域を同時に形成する工程と、前記ゲート電極をマクスとして、反対導電型の不純物をイオン注入する工程と、リンガラス膜を前記半導体基板に被着し熱処理する工程と、前記リンガラス膜及び前記半導体基板を、前記一導電型の拡散領域を表面に露出させる迄全面エッチングにより除去することにより、コンタクト開口を形成する工程とからなることを特徴とする絶縁ゲート形電界効果トランジスタの製造方法。
Patent cited by the Patent:
Cited by examiner (2)
  • 特開昭61-156810
  • 特開昭62-147778

Return to Previous Page