Pat
J-GLOBAL ID：200903049134666565
薄膜トランジスタおよびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994190355
Publication number (International publication number)：1996055992
Application date： Aug. 12, 1994
Publication date： Feb. 27, 1996
Summary：
【要約】【構成】 ゲート絶縁膜3に被覆されたゲート電極2に一部重なるごとく形成された積層膜パターン7は、ポリシリコン層よりなるチャネル材料層4と該チャネル材料層4のパターニングに用いられるSiON系材料膜からなる反射防止膜6との間にSiO系材料膜からなる絶縁膜5が介在されたものである。この積層膜パターン7中の絶縁膜5は、CVDにて成膜されるか、あるいは、チャネル材料層4と反射防止膜6とからなる積層膜パターンを形成してから、チャネル材料層4の表層部を背面酸化することによって形成される。【効果】 反射防止膜6とチャネル材料層4との間に絶縁膜5が介在されるために、反射防止膜6を介したソース/ドレイン間のショートやリーク電流を防止でき、キャリアの移動度も向上させることができる。また、反射防止膜6の除去が不要なため、次のフォトリソグラフィにも該反射防止膜6を使用できる。
Claim (excerpt)：
チャネル材料層と該チャネル材料層のパターニングに用いられる反射防止膜とを含む積層膜パターンが、ゲート絶縁膜に被覆されたゲート電極に一部重なるごとく形成された薄膜トランジスタにおいて、前記積層膜パターン中、前記チャネル材料層と前記反射防止膜との間に絶縁膜が介在されてなる薄膜トランジスタ。
IPC (2)：
H01L 29/786
, H01L 21/027
H01L 29/78 619 A
, H01L 21/30 574
