Pat
J-GLOBAL ID：200903049135206509

半導体装置の製造方法、電子機器

Inventor：
田中 英樹

About 田中 英樹

, 
湯田坂 一夫

About 湯田坂 一夫

, 
安部 大介

About 安部 大介


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (3)： 西 和哉 ,  志賀 正武 ,  青山 正和
Gazette classification：公開公報
Application number (International application number)：2004007901
Publication number (International publication number)：2005203542
Application date： Jan. 15, 2004
Publication date： Jul. 28, 2005
Summary：
【課題】 ゲート絶縁膜を液相法によって形成した場合に、係るゲート絶縁膜と半導体膜との界面において良好な界面特性が得られるようにする。【解決手段】 ポリシラザンを含む液体材料を用いて液相法によりゲート絶縁膜12を形成した後、係るゲート絶縁膜12の上に、当該ゲート絶縁膜12中に含まれる水分の分解を促し、且つ、該分解によって生じた水素をブロックする水素ブロック膜20を形成し、その後、上記ゲート絶縁膜12をアニールする。【選択図】 図1
Claim (excerpt)：
基板に半導体膜を形成する工程と、 上記半導体膜の上に、ポリシラザンを含む液体材料を用いて液相法により絶縁膜を形成する工程と、 上記絶縁膜の上に、該絶縁膜中に含まれる水分の分解を促し、且つ、該分解によって生じた水素をブロックする水素ブロック膜を形成する工程と、 上記絶縁膜をアニールする工程とを備えたことを特徴とする、半導体装置の製造方法。
IPC (3)：
H01L21/336 ,  H01L21/20 ,  H01L29/786
FI (2)：
H01L29/78 617V ,  H01L21/20
F-Term (65)：
5F052AA02 ,  5F052AA24 ,  5F052BA02 ,  5F052BB01 ,  5F052BB02 ,  5F052BB07 ,  5F052DA02 ,  5F052DA03 ,  5F052DA04 ,  5F052DA05 ,  5F052DA06 ,  5F052DA10 ,  5F052DB02 ,  5F052DB03 ,  5F052DB05 ,  5F052DB07 ,  5F052JA01 ,  5F110AA30 ,  5F110BB01 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD25 ,  5F110EE03 ,  5F110EE04 ,  5F110EE09 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF02 ,  5F110FF27 ,  5F110FF35 ,  5F110FF36 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG13 ,  5F110GG15 ,  5F110GG32 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL02 ,  5F110HL04 ,  5F110HL23 ,  5F110NN02 ,  5F110NN23 ,  5F110NN35 ,  5F110NN36 ,  5F110NN62 ,  5F110PP02 ,  5F110PP03 ,  5F110PP06 ,  5F110QQ11 ,  5F110QQ23
Patent cited by the Patent：
Cited by applicant (1)
  • 再公表特許W000/59040号公報
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM