Pat

J-GLOBAL ID：200903049173255211

半導体集積回路装置の製造方法

Inventor： 川端 健一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995298104
Publication number (International publication number)：1997139433
Application date： Nov. 16, 1995
Publication date： May. 27, 1997
Summary：

【要約】【課題】 半導体集積回路装置の製造方法に関し、ウェル形成用露光マスクをゲート絶縁膜をエッチング除去する際に用いても、MOS型高耐圧保護素子のゲート絶縁膜となるフィールド酸化膜の膜減りを生じない手段を提供する。【解決手段】 同一基板1の上にフィールド酸化膜3によって画定され薄膜ゲート絶縁膜を具えるMOS型トランジスタ12と、フィールド酸化膜の一部をゲート絶縁膜とするMOS型高耐圧トランジスタ13を有する半導体集積回路装置の製造方法において、MOS型高耐圧トランジスタのゲート絶縁膜となるフィールド酸化膜の上に、薄膜ゲート絶縁膜を具えるMOS型トランジスタのゲート電極を形成するためのポリシリコン層52 を残すことによって、その後の製造工程によってMOS型高耐圧トランジスタのゲート絶縁膜となるフィールド酸化膜の膜厚が減少するのを防いでMOS型高耐圧トランジスタの耐圧特性のばらつきを低減する。

Claim (excerpt)：

同一の基板の上にフィールド酸化膜によって画定され薄膜ゲート絶縁膜を具えるMOS型トランジスタと、該フィールド酸化膜の一部をゲート絶縁膜とするMOS型高耐圧トランジスタを有する半導体集積回路装置の製造方法において、該MOS型高耐圧トランジスタのゲート絶縁膜となるフィールド酸化膜の上に、該薄膜ゲート絶縁膜を具えるMOS型トランジスタのゲート電極を形成するためのポリシリコン層を残すことを特徴とする半導体集積回路装置の製造方法。

IPC (4)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/205 ,  H01L 29/78

FI (3)：

H01L 27/08 102 A ,  H01L 21/205 ,  H01L 29/78 301 C