Pat

J-GLOBAL ID：200903049183857066

CMOS論理回路およびその駆動方法

Inventor： 鬼追 一雅
Applicant, Patent owner： シャープ株式会社
Agent (1)： 原 謙三
Gazette classification：公開公報
Application number (International application number)：1997119982
Publication number (International publication number)：1998308662
Application date： May. 09, 1997
Publication date： Nov. 17, 1998
Summary：

【要約】【課題】 たとえば一対のPMOSトランジスタから成るクランプ回路とそれぞれ少なくとも1つのNMOSトランジスタを備える2つの関数回路とを備えて構成され、(c)で示すパルス電源によって駆動され、出力ノードを断熱充電するようにしたCMOS論理回路の駆動方法において、演算処理時間の短縮を図る。【解決手段】 (a)(b)で示す入力を前記パルス電源と同位相とする。したがって、パルス電源がハイレベルであるときには、いずれかの入力もハイレベルで立上がっており、(d)および(e)で示すように、前記(a)(b)で示すそれぞれの入力に対応する出力もパルス電源の立上がりに合わせて立上がり、断熱充電動作を実現しつつ、入力に対する出力の応答遅れを無くし、演算処理時間を短縮することができる。

Claim (excerpt)：

一対のMOSトランジスタを備え、各MOSトランジスタのゲート電極は対を成す他方のMOSトランジスタのドレイン電極にクロス接続され、ソース電極は共にパルス電源または定電圧源のいずれか一方に接続されるクランプ回路と、少なくとも1つのMOSトランジスタを備え、該MOSトランジスタのゲート電極をそれぞれ入力ノードとし、一端が共通に前記パルス電源または定電圧源のいずれか他方に接続され、他端はクランプ回路の対応するMOSトランジスタのドレイン電極にそれぞれ接続されて出力ノードとなる2つの関数回路とを含むCMOS論理回路において、複数個の該CMOS論理回路で複合論理を構成する場合に、前記パルス電源を共通とすることを特徴とするCMOS論理回路。