Pat

J-GLOBAL ID：200903049312257488

強誘電体ゲートトランジスタメモリ

Inventor： 三原 孝士
Applicant, Patent owner： オリンパス光学工業株式会社 ,  シメトリックス・コーポレーション
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993253135
Publication number (International publication number)：1995106450
Application date： Oct. 08, 1993
Publication date： Apr. 21, 1995
Summary：

【要約】【目的】本発明は、1メモリセルに1FゲートFETを用いて高密度化され、低電圧で書込み且つ、非破壊読出し可能な不揮発性メモリとなる2端子スイッチを用いた強誘電体ゲートトランジスタメモリを提供することを目的とする。【構成】本発明は、ソース2、ドレイン3、強誘電体キャパシタ4、ゲート電極5からなるFゲートFETと、2端子スイッチ13とからなるメモリセルが単純マトリックスに配置され、Xライン6,Yライン7が接続される。2端子スイッチの駆動により、Yライン7から出力され、その出力値(Yデータ)とファレンスレベル(Vref )との差をアンプ10で検出し出力する、破壊読出しにより低電圧で書込み、消去、読出しされ、読出し回数がほぼ無限大の不揮発性のメモリ素子が実現される強誘電体ゲートトランジスタメモリである。

Claim (excerpt)：

第1型の半導体上に第2型のソース及びドレイン領域が形成され、前記ソース及びドレイン領域間のチャネル領域上に強誘電体薄膜を形成し、ゲート電極と強誘電体材料の間に2端子スイッチを介在させたことを特徴とする強誘電体ゲートトランジスタメモリ。

IPC (5)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 14/00 ,  H01L 27/10 451

FI (2)：

H01L 29/78 371 ,  G11C 11/34 352 A