Pat

J-GLOBAL ID：200903049379392100

半導体装置の製造方法

Inventor： 高橋 正志
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1991259133
Publication number (International publication number)：1993102423
Application date： Oct. 07, 1991
Publication date： Apr. 23, 1993
Summary：

【要約】【目的】 本発明は、メモリセルとしてキャパシタを有する半導体装置におけるそのキャパシタ部の形成方法にかんするもので、キャパシタ絶縁膜の上部酸化膜形成を何の問題も生じず従来以上に極めて薄く形成する方法を提供するものである。【構成】 本発明は前記目的のために、キャパシタ絶縁膜3形成後、その膜をN2 Oガス雰囲気中で、急速アニール法により該絶縁膜上部の酸化4を行なうようにしたものである。

Claim (excerpt)：

半導体基板上に、導電層を形成し、その上に絶縁膜となるシリコン窒化膜を形成し、その表面をN2 Oガス雰囲気中で急速熱処理法(RTA法)にて酸化する工程を含むことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 27/108 ,  H01L 21/31

FI (3)：

H01L 27/10 325 J ,  H01L 21/94 Z ,  H01L 27/10 325 C