Pat

J-GLOBAL ID：200903049428084122

積層セラミック電子部品の製造方法

Inventor： 河合 孝明 ,  伊藤 健一 ,  森本 正士 ,  米田 康信
Applicant, Patent owner： 株式会社村田製作所
Agent (1)： 西澤 均
Gazette classification：公開公報
Application number (International application number)：1994136379
Publication number (International publication number)：1995320977
Application date： May. 25, 1994
Publication date： Dec. 08, 1995
Summary：

【要約】【目的】 静電容量の形成に寄与しない無効電極部分が形成されることを抑制して、効率よく内部電極の対向面積を制御することを可能にするとともに、耐衝撃性に優れ、信頼性の高い積層セラミック電子部品を得ることを可能にする。【構成】 その一端が端面に引き出されるように配設される第1の内部電極2aと、その一端が第1の内部電極2aとは逆側の端面に引き出されるように配設され、第1の内部電極2aとセラミック層を介して対向する第2の内部電極2bとの相対的な位置を、内部電極2a,2bの引出し方向に対して略直角の方向にずらせることにより、内部電極2a,2bの対向面積を調整して、内部電極2a,2b間に形成される静電容量の大きさを制御する。

Claim (excerpt)：

セラミック中に、複数の内部電極がセラミック層を介して対向するように配設され、かつ、前記複数の内部電極が交互に逆側の端面に引き出された構造を有する積層セラミック電子部品の製造方法であって、その一端が端面に引き出されるように配設される第1の内部電極と、その一端が前記第1の内部電極とは逆側の端面に引き出されるように配設され、前記第1の内部電極とセラミック層を介して対向する第2の内部電極との相対的な位置を、内部電極の引出し方向に対して略直角の方向にずらせることにより、内部電極の対向面積を調整して、内部電極間に形成される静電容量の大きさを制御するようにしたことを特徴とする積層セラミック電子部品の製造方法。

IPC (2)：

H01G 4/30 311 ,  H01G 4/12 364