Pat

J-GLOBAL ID：200903049605750618

半導体装置の製造方法

Inventor： 望月 栄二 ,  森 孝二 ,  北角 英人 ,  大泉 充弘
Applicant, Patent owner： 株式会社リコー
Gazette classification：公開公報
Application number (International application number)：1995136013
Publication number (International publication number)：1996306913
Application date： May. 10, 1995
Publication date： Nov. 22, 1996
Summary：

【要約】【目的】 CMOS構造に用いるタングステンポリサイド電極において、タングステンシリサイド膜の剥がれや異常酸化を防ぎ、ポリシリコン中にドープされた不純物のシリサイド層を介しての相互拡散を防ぐ。【構成】 シリコン基板1上にゲート酸化膜2を、次いでゲート酸化膜上にポリシリコン膜3を形成した後、不純物注入によりn+ ポリシリコンとする。ポリシリコン膜上にタングステンシリサイド4をスパッタ法により形成する。ポリシリコン膜とタングステンシリサイドとの界面よりもポリシリコン膜中に入った所に酸素イオンを注入することにより第2SiO2 膜5(バリア層)を形成する。表面洗浄を行った後、フォトリソグラフィー法およびエッチング法によりタングステンシリサイド、第2SiO2 膜、ポリシリコン膜およびゲート酸化膜からなるゲート電極を形成する。

Claim (excerpt)：

半導体基板上に、電界効果トランジスタのゲート電極または配線として使用される多結晶シリコン膜(ポリシリコン膜)と、高融点金属シリサイド膜を順に積層した後、該高融点金属シリサイド膜に酸素イオンを注入する工程を備えたことを特徴とする半導体装置の製造方法。