Pat

J-GLOBAL ID：200903049699162595

薄い金属下層を用いて形成するエピタキシャル・コバルト・シリサイド

Inventor： ピーター・ジョン・ガイス ,  トマス・ジョン・リカータ ,  ハーバート・レイ・ホー ,  ジェームズ・ガードナー・リヤン
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994256840
Publication number (International publication number)：1995183253
Application date： Oct. 21, 1994
Publication date： Jul. 21, 1995
Summary：

【要約】 (修正有)【目的】 熱安定性に優れたエピタキシャル・コバルト・シリサイド皮膜と、CMOS回路に使用する浅い接合を形成するための外方拡散源を形成する方法を提供する。【構成】 この金属層12は、シリサイド皮膜を形成する加熱工程の前に、コバルト層14の下に設ける。具体的には、タングステン、クロム、モリブデン、またはこれらのシリサイドからなる超硬金属層で、半導体ウェーハ上のシリコン基板を被覆する。超硬金属層をコバルト層で被覆する。次に、シリコン基板を被覆するエピタキシャル・コバルト・シリサイド皮膜を形成するのに十分な温度でウェーハをアニーリングする。アニーリング後、エピタキシャル・コバルト・シリサイド皮膜の上にコバルト・シリコン・超硬金属の合金が残る。このシリサイドをドーパントの外方拡散により、薄いP-N接合を形成するのに使用する。

Claim (excerpt)：

シリコン基板上に、タングステン、クロム、モリブデン、これらの混合物、またはタングステン、クロム、もしくはモリブデン・シリサイドからなる超硬金属の層を形成する工程と、上記超硬金属の層の上にコバルト層を形成する工程と、上記コバルト層を、上記シリコン基板上にエピタキシャル・コバルト・シリサイド皮膜を形成するのに十分な高温でアニーリングする工程とを含む、半導体デバイス中にエピタキシャル・コバルト・シリサイド皮膜を形成する方法。

IPC (4)：

H01L 21/28 301 ,  H01L 21/223 ,  H01L 21/8238 ,  H01L 27/092

Patent cited by the Patent：

Cited by examiner (3)

• シリコン基板上に2つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法
  Gazette classification：公開公報   Application number：特願平3-163370   Applicant：インテル・コーポレーシヨン
• 特開昭60-077462
  
• SOI構造のMOSFETとその製造方法
  Gazette classification：公開公報   Application number：特願平4-119135   Applicant：沖電気工業株式会社