Pat

J-GLOBAL ID：200903049762546315

パルス位相差符号化装置,発振装置及びその複合装置

Inventor： 山内 重徳 ,  渡辺 高元
Applicant, Patent owner： 日本電装株式会社
Agent (1)： 足立 勉
Gazette classification：公開公報
Application number (International application number)：1993327669
Publication number (International publication number)：1995183800
Application date： Dec. 24, 1993
Publication date： Jul. 21, 1995
Summary：

【要約】【目的】 遅延回路から順次出力される遅延信号に基づきパルス位相差の符号化或は発振周波数の制御を行う装置において、パルス位相差の符号化動作或は発振動作を、一つの遅延装置を用いて複数同時に実行可能にする。【構成】 反転回路をリング状に連結したリングオシレータ2と、リングオシレータ2からの出力パルスに基づき基準信号PBの周期を2進デジタル値DOUTに符号化するパルス位相差符号化回路4と、2進デジタル値DOUT を所定値で乗・除して制御データCDを生成する演算回路6と、リングオシレータ2からの出力パルスに基づき制御データCDに応じた周期でパルス信号POUT を発生するデジタル制御発振回路8とを備えた周波数変換装置において、符号化回路4及びデ発振回路8にリングオシレータ2を共用させる。この結果、符号化回路4及び発振回路8の時間分解能が一定となり、周波数変換を高精度に実行できる。

Claim (excerpt)：

複数の遅延素子が連結され、該遅延素子の所定の接続点から、入力信号を該遅延素子の連結個数にて決定される遅延時間だけ遅延した遅延信号を順次出力する遅延回路と、外部からパルス信号が入力される度に、上記遅延回路から出力された最新の遅延信号を検出し、該遅延信号を出力した遅延素子の上記遅延回路内での連結位置を表わすデジタルデータを生成するデジタルデータ生成手段、及び、該デジタルデータ生成手段にて前回生成されたデジタルデータと最新のデジタルデータとの偏差を演算し、該演算結果を上記パルス信号の位相差を表わすデジタルデータとして出力する演算手段、を備えた複数のパルス位相差符号化回路と、からなり、上記各パルス位相差符号化回路が、上記遅延回路を共有して、外部から入力されたパルス信号の位相差を夫々符号化することを特徴とするパルス位相差符号化装置。

IPC (8)：

H03L 7/06 ,  G01R 25/00 ,  G01R 29/02 ,  H03K 3/03 ,  H03K 3/354 ,  H03K 5/00 ,  H03K 5/26 ,  H03L 7/085

FI (3)：

H03L 7/06 B ,  H03K 5/00 F ,  H03L 7/08 A

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭63-305617
  
• 特開平3-220814
  
• 特開平4-351008