Pat

J-GLOBAL ID：200903049790070342

半導体装置の製造方法及び半導体装置

Inventor： 小澤 良夫 ,  清水 敬 ,  佐喜 和朗 ,  村越 篤
Applicant, Patent owner： 株式会社東芝
Agent (1)： 竹村 壽
Gazette classification：公開公報
Application number (International application number)：2000167046
Publication number (International publication number)：2001351917
Application date： Jun. 05, 2000
Publication date： Dec. 21, 2001
Summary：

【要約】【課題】 成膜速度を向上させることにより、小さな熱的影響のもとで所望膜厚のシリコン窒化膜又はシリコン酸窒化膜を形成することができる半導体装置の製造方法及びこの方法により形成された半導体装置を提供する。【解決手段】 シリコン半導体基板1表面の所定の領域にハロゲン元素4を導入し、このシリコン半導体基体表面を窒化性ガス雰囲気にさらして、ゲート絶縁膜などに用いられるシリコン窒化膜もしくはシリコン酸窒化膜5を形成する。ハロゲン元素の効果でシリコン酸窒化膜もしくはシリコン窒化膜形成反応が促進されて、小さな熱バジェットでも所望の膜厚の絶縁膜が形成できる。したがって、シリコン半導体基板中の、例えば、ソース/ドレイン領域形成に用いられるドーパント不純物の熱拡散を抑えることができるので微細MOS素子を形成することができる。

Claim (excerpt)：

シリコン半導体基板の少なくとも表面近傍の所定の領域にハロゲン元素を導入する工程と、前記シリコン半導体基板表面を窒化性ガス雰囲気にさらして前記所定の領域にシリコン窒化膜またはシリコン酸窒化膜からなる絶縁膜を形成する工程とを具備したことを特徴とする半導体装置の製造方法。

IPC (8)：

H01L 21/318 ,  H01L 21/265 ,  H01L 21/28 301 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (6)：

H01L 21/318 A ,  H01L 21/28 301 R ,  H01L 21/265 W ,  H01L 27/04 C ,  H01L 27/08 102 C ,  H01L 29/78 301 G

F-Term (61)：

4M104AA01 ,  4M104BB01 ,  4M104BB30 ,  4M104CC05 ,  4M104DD21 ,  4M104EE03 ,  4M104EE12 ,  4M104EE14 ,  4M104EE16 ,  4M104EE17 ,  4M104FF13 ,  4M104GG09 ,  4M104GG14 ,  4M104GG19 ,  4M104HH10 ,  5F038AC03 ,  5F038AC05 ,  5F038AC16 ,  5F038AC18 ,  5F038EZ12 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ16 ,  5F038EZ17 ,  5F038EZ18 ,  5F040DA13 ,  5F040DC01 ,  5F040EC07 ,  5F040ED01 ,  5F040ED03 ,  5F040ED04 ,  5F040ED09 ,  5F040EF02 ,  5F040EK05 ,  5F040FA02 ,  5F040FA05 ,  5F040FA07 ,  5F040FB02 ,  5F040FB04 ,  5F040FB05 ,  5F040FC15 ,  5F048AA07 ,  5F048AC01 ,  5F048BB09 ,  5F048BB11 ,  5F048BB16 ,  5F048BC06 ,  5F048BD04 ,  5F048BE06 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F058BA02 ,  5F058BC08 ,  5F058BC11 ,  5F058BE07 ,  5F058BF03 ,  5F058BF29 ,  5F058BF30 ,  5F058BF34