Pat
J-GLOBAL ID:200903049867433079

回路形成方法

Inventor:
Applicant, Patent owner:
Agent (1): 佐藤 成示 (外1名)
Gazette classification:公開公報
Application number (International application number):1995282198
Publication number (International publication number):1997130016
Application date: Oct. 30, 1995
Publication date: May. 16, 1997
Summary:
【要約】【課題】 プリント配線板の回路形成時に、欠け不具合が発生しにくい回路形成方法を提供する。またさらに、残銅不具合が発生しにくい回路形成方法を提供する。【解決手段】 銅張り積層板の表面に感光性レジストを施した後、露光し、次いで現像した後、水洗し、次いでエッチングして製造する回路形成方法であって、露光後5分以内に、70〜90°Cの温度で加熱し、次いで現像する。また、現像した後に、液温25〜32°Cの水で1〜5分間洗浄する。
Claim (excerpt):
銅張り積層板の表面に感光性レジストを施した後、露光し、次いで現像した後、水洗し、次いでエッチングして回路を形成する回路形成方法において、露光後5分以内に、70〜90°Cの温度で加熱し、次いで現像することを特徴とする回路形成方法。
IPC (3):
H05K 3/06 ,  G03F 7/004 512 ,  H05K 3/26
FI (4):
H05K 3/06 G ,  H05K 3/06 J ,  G03F 7/004 512 ,  H05K 3/26 A

Return to Previous Page