Pat
J-GLOBAL ID：200903049880501067
マイクロコンピュータ
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992199336
Publication number (International publication number)：1994044051
Application date： Jul. 27, 1992
Publication date： Feb. 18, 1994
Summary：
【要約】【目的】畳込み符号器やランダム信号発生器等に用いるリニアフィードバックシフトレジスタを高速に実現できる手段を内蔵する。【構成】1語分の演算対象データを格納するレジスタ3を備える。レジスタ3からの上記演算対象データの構成ビットをビット毎に指定して選択したビット選択データを出力するビット選択回路12を備える。上記ビット選択データの全ての選択ビットの排他的論理和を同時に演算するEXR13を備える。
Claim (excerpt)：
予め定めたビット長の1語分の演算対象データを格納するデータレジスタと、前記データレジスタからの前記演算対象データの構成ビットをビット毎に指定して選択した少なくとも1ビットの選択ビットから成るビット選択データを出力するビット選択手段と、前記ビット選択データの全ての前記選択ビットの排他的論理和を同時に演算する排他的論理和演算手段とを備えることを特徴とするマイクロコンピュータ。
IPC (2)：
G06F 7/58
, G06F 15/78 510
