Pat

J-GLOBAL ID：200903049967665279

半導体製造方法

Inventor： 石原 大造
Applicant, Patent owner： 株式会社村田製作所
Agent (1)： 岡田 和秀
Gazette classification：公開公報
Application number (International application number)：1992057986
Publication number (International publication number)：1993259275
Application date： Mar. 16, 1992
Publication date： Oct. 08, 1993
Summary：

【要約】【目的】分割時に発生するワレ、カケの破損がウエハ表面側に発生すること、およびワレ、カケ等の破片がウエハ表面へ付着することを防止する。【構成】半導体ウエハ10を分割するための分割用切込み14を半導体ウエハ10の一面に形成する際において、該一面を半導体素子Aが形成されていない面10bにした半導体製造方法。なお、半導体ウエハ10を透過しうる光線を他面側から半導体ウエハ10に向かって照射し、該透過光線によって半導体素子Aの形成位置を確認しながら前記分割用切込み14を形成し、さらには、分割用切込み14を形成するまえに、仮止シート材12を半導体素子Aが形成されている面10aに設けることが望ましい。

Claim (excerpt)：

半導体ウエハ(10)を分割するための分割用切込み(14)を半導体ウエハ(10)の一面に形成する際において、該一面を半導体素子(A)が形成されていない面(10b)にすることを特徴とする半導体製造方法。