Pat

J-GLOBAL ID：200903049973787270

薄膜トランジスタパネルの製造方法

Inventor： 星野 淳之 ,  信太 隆 ,  廣田 四郎
Applicant, Patent owner： 富士通株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1992130478
Publication number (International publication number)：1993323373
Application date： May. 22, 1992
Publication date： Dec. 07, 1993
Summary：

【要約】【目的】本発明は、薄膜トランジスタパネルの製造方法に関し、ソース電極の電極材にAlを用いることができ、さらに、製造工程を簡単にさせた薄膜トランジスタパネルの製造方法を提供することを目的とする。【構成】n+ a-Si膜22を形成し、続いてTi膜24を形成し、さらにAl膜26を形成する(図3(a))。レジスト膜28をマスクとしてRIEにより、Al膜26、Ti膜24、n+ a-Si膜22及びa-Si膜16の露出部を除去することにより、ソース電極38、ドレイン(バスライン)電極36及び動作半導体層30を形成する。次に陽極酸化法を用い、ソース電極38、ドレイン(バスライン)電極36のAl膜の表面に酸化被膜40を形成する(図3(b))。次に、Si3 N4 膜を形成した後、ソース電極38の酸化被膜40を除去して接続部を形成し、画素電極用のITO膜と接続するように構成する。

Claim (excerpt)：

透明絶縁性基板上にゲートバスライン及び前記ゲートバスラインに接続するゲート電極を形成し、前記透明絶縁性基板上部全面に層間絶縁膜を形成し、前記層間絶縁膜上に動作半導体膜を形成し、前記動作半導体膜上に、前記ゲートバスラインと交差するドレインバスライン及び前記ドレインバスラインに接続するドレイン電極を形成し、同時に前記ゲート電極に対して前記ドレイン電極と反対側の前記動作半導体膜上にソース電極を形成することにより、前記ゲートバスラインと前記ドレインバスラインの各交差部近傍にマトリックス駆動用の薄膜トランジスタを配設した薄膜トランジスタパネルの製造方法において、前記ソース電極、前記ドレイン電極及び前記ドレインバスラインはAlを含む金属層で形成し、前記ソース電極及び前記ドレイン電極の前記金属層表面に酸化被膜を形成し、前記ソース電極表面の前記酸化被膜を除去して、前記ソース電極と画素電極とを接続させることを特徴とする薄膜トランジスタパネルの製造方法。

IPC (4)：

G02F 1/136 500 ,  H01L 27/12 ,  H01L 21/336 ,  H01L 29/784

FI (2)：

H01L 29/78 311 P ,  H01L 29/78 311 A