Pat

J-GLOBAL ID：200903050018682195

半導体装置

Inventor： 阪本 進
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1993040977
Publication number (International publication number)：1994252234
Application date： Mar. 02, 1993
Publication date： Sep. 09, 1994
Summary：

【要約】【目的】 試験用チップに形成された試験用素子がダイシング後も利用可能で、試験用素子の評価用装置のコストを抑えた半導体装置を得る。【構成】 トランジスタチップ2とTEGチップ6とは、互いに同一サイズかつ同一形状で形成され、規則正しいマトリクス状に配置されて、TEGチップ3上を通過することなく、ダイシングライン1を設けることができる。また、TEGチップ6それぞれにおいて、TEGチップ6におけるTEG電極7の配置の相対的位置関係が、トランジスタチップ2におけるトランジスタ電極4の相対的位置関係と一致するように形成される。【効果】 半導体ウェハの切断後も試験用素子が破壊されることがないため、ダイシング後の試験用素子の利用が可能となり、試験用素子の専用のプローバを必要としない分、試験用素子の評価用装置を安価に得ることができる。

Claim (excerpt)：

半導体ウェハと、前記半導体ウェハに設けられ、所定の動作を行う半導体集積回路がそれぞれ形成された複数の半導体チップと、前記半導体ウェハに設けられ、電気的特性の評価用の試験用素子がそれぞれ形成された複数の試験用チップとを備え、前記複数の半導体チップ及び前記複数の試験用チップはそれぞれ、同一の大きさ及び形状で形成されるとともに、前記半導体ウェハ上にダイシングラインを介して規則性をもって配置されることを特徴とする半導体装置。

IPC (2)：

H01L 21/66 ,  H01L 21/78