Pat
J-GLOBAL ID：200903050043621109

半導体素子のキャパシタ形成方法

Inventor：
▲ちょう▼ 豪辰

About ▲ちょう▼ 豪辰

, 
秦 丞佑

About 秦 丞佑

, 
金 鳳洙

About 金 鳳洙


Applicant, Patent owner：
株式会社ハイニックスセミコンダクター

About 株式会社ハイニックスセミコンダクター


Agent (2)： 荒船 博司 ,  荒船 良男
Gazette classification：公開公報
Application number (International application number)：2003188411
Publication number (International publication number)：2004214602
Application date： Jun. 30, 2003
Publication date： Jul. 29, 2004
Summary：
【課題】貯蔵電極と誘電体膜の界面に発生するシリコン酸化膜の発生を抑えて誘電率の減少を防ぎ、高い静電容量を提供するキャパシタの形成方法とする。【解決手段】半導体素子のキャパシタ形成方法に、(a)貯蔵電極コンタクトプラグを備えた層間絶縁膜の上部に貯蔵電極用酸化膜を形成する段階、(b)貯蔵電極用酸化膜の所定領域をエッチングして貯蔵電極コンタクトプラグの上部面を露出させる貯蔵電極領域を形成する段階、(c)貯蔵電極コンタクトプラグに接続する貯蔵電極を貯蔵電極領域に形成する段階、(d)貯蔵電極用酸化膜を除去する段階、(e)貯蔵電極の表面にAl-rich HfO2-Al2O3混合膜及びHf-rich HfO2-Al2O3混合膜の積層構造でなる誘電体膜を形成する段階、(f)誘電体膜を熱処理する段階、及び(g)誘電体膜の上部にプレート電極を形成する段階を含む。【選択図】 図9
Claim (excerpt)：
(a)貯蔵電極コンタクトプラグを備えた層間絶縁膜の上部に貯蔵電極用酸化膜を形成する段階、 (b)前記貯蔵電極用酸化膜の所定領域をエッチングして前記貯蔵電極コンタクトプラグの上部面を露出させる貯蔵電極領域を形成する段階、 (c)前記貯蔵電極コンタクトプラグに接続する貯蔵電極を前記貯蔵電極領域に形成する段階、 (d)前記貯蔵電極用酸化膜を除去する段階、 (e)前記貯蔵電極の表面にAl-rich HfO2-Al2O3混合膜及びHf-rich HfO2-Al2O3混合膜の積層構造でなる誘電体膜を形成する段階、 (f)前記誘電体膜を熱処理する段階、及び (g)前記誘電体膜の上部にプレート電極を形成する段階を含むことを特徴とする半導体素子のキャパシタ形成方法。
IPC (4)：
H01L21/8242 ,  C23C14/08 ,  H01L21/316 ,  H01L27/108
FI (4)：
H01L27/10 651 ,  C23C14/08 A ,  H01L21/316 X ,  H01L27/10 621C
F-Term (29)：
4K029BA44 ,  4K029BD00 ,  4K029CA05 ,  5F058BA11 ,  5F058BF02 ,  5F058BF20 ,  5F058BF27 ,  5F058BF29 ,  5F058BF62 ,  5F058BF69 ,  5F058BH03 ,  5F058BH04 ,  5F058BJ04 ,  5F058BJ10 ,  5F083AD24 ,  5F083AD49 ,  5F083AD60 ,  5F083AD62 ,  5F083GA27 ,  5F083JA02 ,  5F083JA06 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA17 ,  5F083PR06 ,  5F083PR21 ,  5F083PR33
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM